Новости
О нас
История
Задачи
САПР
Сотрудничество
Проекты
Обучение
Контакты
Архив

 

Годовой отчет о работе Центра компетенции (Лаборатории) компании Интел при Владимирском госуниверситете (ВлГУ) за 2006/2007 учебный год, предложения на 2007/2008 учебный год

1. Деятельность Лаборатории по проектированию микроэлектронных устройств для беспроводных технологий в 2006/07 учебном году

  1. Лаборатория проектирования микроэлектронных устройств для беспроводных технологий, при содействии компании Интел, создана на основе соглашения (Memorandum of Understanding, # MSK/MOU/117/2006) между ректором ВлГУ В.В. Морозовым и президентом Интел в РФ Стивом Чейзом (подписан 28/09/2006, срок действия 06/10/2006 – 31/12/2008). (фото подписания)
  2. Центр базируется на кафедре вычислительной техники и, созданных при ней Европейского центра микроэлектронного проектирования и обучения (ЦМПО) и лаборатории цифровой обработки сигналов и потоков (ЦОСП). Располагается в лабораториях 412-2 и 426-2.
  3. В рамках данного соглашения компания Интел помогает в росте компетенции кафедре ВТ в области аппаратного проектирования и беспроводной связи, обеспечивает техническую поддержу вновь создаваемой Лаборатории аппаратного проектирования и верификации, включает Лабораторию в Сеть Центров Компетенции компании Интел (Intel Wireless Competency Network) и использует имя ВлГУ в PR-компаниях Интел. ВлГУ обязуется использовать технологии Интел в образовательных программах и научных исследованиях, разработать учебный курс по проектированию интегральных микросхем и устройств для беспроводных приложений, включая лекции, лабораторные работы и семинарские занятия, принять активное участие в сотрудничестве с компанией Интел и другими российскими телекоммуникационными компаниями в совместных исследованиях и инновационных проектах, принять участие в научно-образовательных проектах компании Интел.
  4. К работе в Центре привлекались работники кафедры: профессор д.т.н. Ланцов В.Н., профессор к.т.н. Жирков В.Ф., доцент к.т.н. Мосин С.Г., доцент к.т.н. Меркутов А.С., доцент к.т.н. Куликов К.В., доцент к.т.н. Калыгина Л.А., ассистенты Трофимов М.А., Козлов Д.А., инженеры Галичев Е.В. и Рябов Э.Н. и шесть аспирантов.
  5. Подготовлен доклад и презентация о Лаборатории ВлГУ и научном направлении «Тестирование и тестопригодное проектирование ИС» для семинара Intel. Проведены консультации с директором Лаборатории микропроцессорной техники Брайаном Муром. (г. Москва, 20 апреля 2006 года, доцент Мосин С.Г.)
  6. Два сотрудника Центра приняли участи в двухнедельной зимней школе-практикуме «Инструменты, методы, технологии  параллельного программирования», в рамках которой прошли учебные тренинги программы Intel Software College “Multi-Core Programming for Academia” (г. Н-Новгород, 12 – 26 февраля 2007 г.) по программированию параллельных и многоядерных ВС (доцент Мосин С.Г., ассистент Козлов Д.А.).
  7. На базе ВЦ ВлГУ был создан класс сетевых технологий компаний D-Link и Cisco (ауд. 424-2, обслуживание сотрудниками кафедры, закуплено оборудование), три сотрудника кафедры прошли обучение в компании D-Link и получили сертификаты по обучению (доценты Мосин С.Г., Куликов К.В. и ассистент Козлов Д.А.)
  8. Сотрудники Центра принимали активное участие с докладами и как члены программных или организационных комитетов следующих научных конференций: I и II Всероссийской научно-технической конференции «Проблемы разработки перспективных микро- и наноэлектронных систем» (МЭС-2006 и МЭС-2007, октябрь, Подмосковье), 4th and 5th IEEE East-West Design & Test Symposium (EWDTS 2006, EWDTS 2007), 6th Electronic Circuits and Systems Conference (ECS’07, Slovakia).
  9. Сотрудники Центра (проф. Ланцов В.Н.) входят в состав редколлегий периодических журналов Information Technology And Control (ISSN 1392-124X, Kaunas University of Technology), Проектирование радиоэлектронных средств (список ВАК).
  10. В 2006г. за счет средств университета (примерно 100 тыс. рублей) обновлены лицензии на имеющиеся САПР (Mentor Graphics, Advanced Design System, Xilinx и др.), выполнено проектирование и изготовление заказной специализированной микросхемы (кодек) по технологии 0,35 мкм фирмы AMS.
  11. Компания Интел выделила на образовательные цели для Лаборатории $10.000 (грант № Г-500, от 22 августа 2006 г., Нижегородский фонд содействия образованию и исследованиям). Эти средства потрачены на:
    • разработку учебного курса “Проектирование интегральных микросхем и устройств для беспроводных приложений в объеме  54 лекций (более 500 страниц текста), работу выполняли профессор Ланцов В.Н., доценты Мосин С.Г., Меркутов А.С., Куликов К.В., инженеры Галичев Е.В., Рябов Э.Н., аспиранты Плотников П.В., Цислав А.Н., Кухарук В.С. (Содержание курса приведено в Приложении 1);
    • на поддержку аспирантов.
  12. ВлГУ в начале 2007г. стал одним из победителей конкурса вузов, внедряющих инновационные технологии (в рамках нацпроекта «Образование»). В рамках этого проекта очень значительная часть средств будет направлена на развитие так называемых «точек роста» университета. Одной из таких точек роста являются Лаборатории и Центры кафедры ВТ. Под Европейский центр ЦМПО и Центр компетенции (Лабораторию) компании Интел выделено дополнительное помещение (ауд. 425-2, площадью 72 кв. метра, сейчас выполняется ремонт), закупается измерительное и отладочное оборудование, мебель на сумму 29 млн. рублей (2007г.), программное обеспечение по проектированию радиоэлектронных систем и микросхем (несколько лицензий на САПР фирмы Cadence, библиотеки проектирования) на сумму около 2 млн. рублей (2007г.).
  13. Выполнены исследования и подготовлены предложения по НИР для компании Интел по разработке методологии и программного обеспечения для проектирования чипсетов на основе языка VHDL-AMS. В Приложении 3 приведено более подробно.
  14. Коллектив кафедры выполнил ряд научно-исследовательских работ для предприятий: завод «Компонент» (г. Зеленоград), ОАО «КОБРА» (г. Владимир), РНИИРС (г. Ростов-на Дону) общим объемом 7 млн. рублей.

 

2. Направления деятельности Центра, планируемые в 2007/08 учебном году

  1. Переработка материалов учебного курса “Проектирование интегральных микросхем и устройств для беспроводных приложений (материал требует дальнейшего его редактирования, обновления и дополнения), так как материал оказался слишком большого объема (после доработки может быть более 60 лекций, около 600 стр.), то предлагается разбить его на два учебных курса (примерно по 30 лекций и объемом по 300 стр. текста). К этой работе будут привлечены все авторы.
  2. Разработка и оформление лабораторных работ к учебному курсу “Проектирование интегральных микросхем и устройств для беспроводных приложений . Предполагается разработать порядка 20 лабораторных работ (Перечень предполагаемых лабораторных работ приводится в Приложении 2). К этой работе планируется привлекать аспирантов. На финансирование работ по переработке учебного курса и разработке лабораторных работ потребуется со стороны Интел порядка $10.000.
  3. Внедрение материалов подготовленного курса в учебные планы специальностей “ЭВМ, комплексы, системы и сети” и “Средства связи с подвижными объектами”. Подготовка изменений в учебные планы данных специальностей нового отделього курса по тематике пособия.
  4. Продолжение участия в работе программных и организационных комитетов ведущих научно-технических конференций.
  5. Завершение закупок (дополнительное измерительное оборудование, программного обеспечения САПР, участие в стажировках) и запуск нового помещения под Центр в рамках нацпроекта.
  6. В рамках нацпроекта «Образование» университет приобретает суперЭВМ (кластер) с производительностью до 4,7 Терафлопс (поставка и запуск – ноябрь 2007г.). На базе коллектива кафедры создается группа обслуживания кластера в количестве 3-4 человек (рук. доцент Куликов К.В.), группа математического обеспечения в составе 4-5 человек (рук. доцент Мосин С.Г.), группа разработки методического материала и организации курсов повышения квалификации по высокопроизводительным вычислениям.
  7. Возможное выполнение НИР по заданию Интел по разработке методологии и библиотек проектирования чипсетов с использованием VHDL-AMS (см. Приложение 3). Со стороны фирмы Интел предполагаемое финансирование составит порядка $10.000.  
  8. Организация на базе Центра научных семинаров и курсов по тематике проектирования ИМС для беспроводных приложений.
  9. Участие в научно-исследовательских работах и проектах.

             3. Приложения.

Приложение 1.

ПРОЕКТИРОВАНИЕ ИНТЕГРАЛЬНЫХ МИКРОСХЕМ И УСТРОЙСТВ ДЛЯ БЕСПРОВОДНЫХХ ПРИЛОЖЕНИЙ

Центр компетенции (Лаборатория) ИНТЕЛ
Кафедра вычислительной техники
Владимирский государственный университет

Курс лекций

       Лекции предназначены для студентов старших курсов, магистрантов и аспирантов, а также для специалистов – разработчиков интегральных микросхем и устройств на их основе для беспроводных приложений. В лекциях рассмотрены методологии проектирования цифровых устройств на основе программируемых логических интегральных схем (ПЛИС), языки описания аппаратуры, маршруты проектирования ПЛИС средствами САПР, маршруты и методологии проектирования аналоговых устройств на основе заказных специализированных микросхем, особенности проектирования входных устройств для беспроводных приложений. Лекции сформированы на основе зарубежной и отечественной литературы последних лет и результатов исследований и практических разработок авторов.
      Курс лекций состоит из двух частей и сопровождается выполнением порядка 20 лабораторных работ.

Введение (две лекции)

Основы беспроводных технологий, необходимость и значимость элементной базы и интегральных микросхем (ИМС), методологий проектирования. Необходимость и значимость подготовки и переподготовки специалистов в данной области. Классификация интегральных микросхем по технологии изготовления и проектирования, проблемы реализации реальных устройств в ИМС, средства автоматизации и специализированные языки проектирования, и их влияние на ускорение процесса проектирования.

Часть I. Проектирование цифровых устройств на ПЛИС

В первой части, состоящей из 25 лекции, рассмотрены основы ПЛИС, базовые схемотехнические элементы, современные архитектуры. Изучаются методологии проектирования, средства САПР, языки описания аппаратуры VHDL и Verilog, основы проектирования систем на кристалле и готовых решений (ядер, IP cores).

Лекция № 1.1. Простейшие программируемые интегральные схемы

Простейшие ПЛИС (ПЛМ, PLD, PROM, PLA, PAL), их структура, достоинства и недостатки, примеры простейших программируемых приборов. Конфигурирование макроячеек, примеры реализации логических функций.

Лекция № 1.2. Технологии программирования кристаллов

Структура EPROM и EEPROM ячеек, транзисторы с двойным затвором, механизмы программирования транзистора, достоинства, недостатки. FLASH-ячейки, особенности их программирования. Временные параметры ПЛИС: задержка распространения, время установки, задержка синхросигнала, максимальная частота и др.

Лекция № 1.3. Сложные PLD

Архитектура сложных PLD (CPLD). Матрица программируемых межсоединений. Логические блоки, архитектура матрицы произведений, схем распределения, макроячеек. Временные параметры CPLD. Дополнительные возможности CPLD.

Лекция № 1.4. ПЛИС типа FPGA

Обобщенная архитектура FPGA. Технологии программирования FPGA: Antifuse-технология (варианты исполнения, достоинства, недостатки), технология на основе статического ОЗУ (SRAM-ячейки, особенности программирования, зависимость от питания). Зависимость архитектуры и размеров ячеек от способа программирования.

Лекция № 1.5. Архитектура и трассировочные возможности FPGA

Матричная структура: различные по длине шины и их взаимодействие с логическими блоками, связь с трассировочными возможностями, переключательная матрица. Сотовая структура: местные и скоростные шины, повторители. Сравнение архитектур FPGA.

Лекция № 1.6. Архитектура логических ячеек

Связь между архитектурой логических ячеек и трассировочными возможностями архитектуры FPGA. Размеры (логический объем) ячеек для SRAM и Antifuse технологий программирования. Основной элемент логических ячеек – табличное представление (LUT). Архитектуры логических ячеек для различных семейств FPGA. Временные параметры и дополнительные возможности FPGA.

Лекции № 1.7-1.8. Основные семейства ПЛИС фирмы Xilinx

Краткая характеристика основных семейств ПЛИС фирмы Xilinx, их классификация. Семейства ПЛИС типа CPLD: основные характеристики, особенности архитектур, области применения. Семейства ПЛИС типа FPGA. Характеристики, архитектура, особенности логических блоков, трассировочные возможности и применение семейства Spartan. Характеристики, архитектура, особенности логических блоков, трассировочные возможности и применение семейств Virtex. Области применения ПЛИС.

Лекция № 1.9. ПЛИС фирмы Xilinx Virtex 4

Архитектура ПЛИС, логические блоки. Характеристики сегмента SLICE, LUT и организация внутренней памяти. Характеристики встроенных регистров, мультиплексоров и умножителей. Встроенные синтезаторы частоты DLL и DFS. Трассировочные ресурсы кристалла. Элементы ввода/вывода.

Лекция № 1.10. Достоинства и преимущества применения стандартных языков описания аппаратуры при проектировании электронных систем и устройств

Краткая характеристика и история языков описания аппаратуры. Сравнение с традиционными методами проектирования. Основные достоинства стандартных языков описания и проектирования аппаратуры (языки VHDL и Verilog). Методы и средства синтеза на основе стандартных языков.

Лекция № 1.11. Маршрут проектирования ПЛИС на основе стандартных языков

Основные этапы проектирования и их характеристика: определение требований проектирования, описание проекта на стандартном языке, моделирование исходного кода, синтез, оптимизация и размещение проекта, моделирование после размещения, программирование кристалла. Маршрут проектирования в САПР на основе стандартных языков.

Лекция № 1.12. САПР ПЛИС

Рынок САПР ПЛИС. Характеристика САПР, поддерживающие полный цикл проектирования ПЛИС. Крупные САПР, поддерживающие проектирование ПЛИС. Описание характеристик и возможностей САПР ПЛИС фирмы Xilinx. Маршрут проектирование в САПР Xilinx.

Лекция № 1.13. Язык описания аппаратуры VHDL

Преимущества языка VHDL над схемным описанием. VHDL – взгляд схемотехника и программиста. Описание со стороны схемотехника: отображаемые аспекты, интерфейс объекта проекта, описание структуры объекта проекта, связь имен компонентов и объекта проекта, поведение объекта проекта.

Лекция № 1.14. VHDL – описание проекта со стороны программиста

Лексические элементы VHDL. Данные (объекты): типы и виды. Операции и выражения, операторы. Механизмы расширения языка. Модули и библиотеки проекта.

Лекции № 1.15-1.16. Базовые понятия VHDL: процессы, задержки , алфавит

Параллельные операторы языка, оператор процесса, краткие формы записи процессов. Оператор присваивания с дельта-задержкой, механизм воспроизведения модельного времени. Задержки сигналов: инерционная  транспортная задержка, неопределенность коротких сигналов. Векторные операции и компактность описания схем: векторы и операторы генерации. Алфавит моделирования: четырехзначный алфавит, девятизначный алфавит. Описание общей шины.

Лекции № 1.17-1.18. Описания на VHDL, наиболее пригодные для синтеза

Автоматизированный синтез: спецификация проекта, критерии синтеза и ограничения, задаваемые пользователем, порядок работы с системой синтеза. Общие принципы построения проектов, удобных для синтеза: применимость для повторного использования в других проектах, «твердые» и «мягкие» макросы, что такое – хороший проект макроса. Описание на уровне RTL (уровень регистровых передач). Основные конструкции для подготовки синтезируемого проекта. Описание проектов комбинационных и последовательностных узлов: мультиплексоры, дешифраторы, тристабильный буфер-ключ, n-разрядный компаратор, ошибки при описании комбинационных узлов. Описание триггеров и регистров: общая структура описания, D-триггер, синхронный триггер (сброс и установка), регистры с разрешающим входом, триггер-защелка, счетчики.

Лекция № 1.19. Основы проектирования систем на кристалле

Что такое системы на одном кристалле (СОК, System On a Chip, SOC). Примеры реализации систем на кристалле. Классификация систем SOC. Основные проблемы проектирования SOC.

Лекция № 1.20. Проектирование СОК на ПЛИС

Достоинства и недостатки ПЛИС в качестве основы систем на одном кристалле. Подходы и методологии проектирования отдельных узлов на основе СОК. Виды ядер многократного использования (интеллектуальные ядра, IP cores). Сравнение маршрутов проектирования без и с использованием ядер. Методика проектирования ядер.

Лекция № 1.21. Маршрут проектирования сложных ядер

Особенности проектирования сложных ядер, маршрут их проектирования. Общие правила проектирования. Правила проектирования при использовании языка VHDL.

 

Часть II. Проектирование аналоговых устройств и систем на основе заказных специализированных интегральных микросхем

Вторая часть посвящена проектированию заказных специализированных интегральных микросхем (ASIC – Application Specific Integrated Circuits), как цифровых, так и аналоговых. Особое внимание уделяется методологиям проектирования и средствам САПР. Приводятся данные по доступу российских вузов и проектных организаций к изготовлению ИМС. Рассматриваются методы тестопригодного проектирования и особенности проектирования высокочастотных входных устройств для беспроводных приложений.

Лекция № 2.1. Тенденции микроэлектроники и базовые понятия топологического проектирования микросхем

Основные тенденции в микроэлектронике (уменьшение технологических норм, увеличение технологических операций и слоев металлизации, повышение тактовых частот и уменьшение напряжения питания). Базовые понятия микроэлектроники (подложка, диффузия, поликремневый затвор, контакты).

Лекции № 2.2-2.3. МОП транзистор

МОП транзистор как ключ. Разновидности МОП транзисторов. Топология и характеристики транзистора. Модели транзистора, статические и динамические характеристики. Учет и моделирование температурных эффектов.

Лекция № 2.4. Базовые элементы МОП микросхем

Схема инвертора (логическая функция и обозначения). Ключ на основе двух транзисторов (transmission gate). Инвертор в CMOS технологии. Топология и поперечное сечение инвертора. Подсоединение питания к транзисторам. Моделирование инвертора. Передаточная характеристика и мощность потребления инвертора.

Лекции № 2.5-2.6. Проектирование топологии базовых логических и цифровых схем

Схемотехника и топологии элементов И-НЕ (NAND), И (AND), мультиплексора. Особенности выполнения межсоединений в различных технологических нормах. Проектирование топологии сумматоров, RS-, JK- и D-триггеров, счетчика.

Лекции № 2.7-2.8. Проектирование топологии элементов памяти

Классификация схем памяти. Структура и организация схем памяти в КМОП технологии. Проектирование топологии схем SRAM, DRAM, ROM, EEPROM и FLASH памяти. сумматоров, RS-, JK- и D-триггеров, счетчика.

Лекция № 2.9. Проектирование топологии элементов ввода/вывода микросхем

Особенности проектирования элементов ввода/вывода. Схемы разъемов и особенности проектирования их топологии. Особенности проектирования контактов питания, цифровых и аналоговых выводов. Ограничения и правила проектирования кольца разъемов микросхемы.

Лекция № 2.10. Базовые элементы проектирования топологии аналоговых схем

Проектирование топологии поликремневого резистора, диффузионного резистора и резистора на основе диода. Особенности проектирования и топология конденсаторов. МОП транзистор в диодном включении и варианты его использования.

Лекция № 2.11. Проектирование топологии базовых узлов аналоговых схем

Проектирование топологии делителя напряжения, зеркало токов, усилителей. Многокаскадные схемы усиления. Дифференциальный усилитель и его разновидности.

Лекции № 2.12-2.13. Проектирование топологии высокочастотных схем

Особенности высокочастотных схем для беспроводных приложений. Проектирование топологии и моделирование индуктивностей, резонансных цепей и усилителя мощности в различных режимах работы. Особенности реализации генераторных схем (кольцевые, управляемые напряжением и LC-генераторы) в КМОП технологии.

Лекции № 2.14-2.15. Проектирование схем ФАПЧ, АЦП, ЦАП и преобразователей частоты

Схемы фазовой автоматической подстройки частоты (ФАПЧ): особенности реализаций, проектирование фазового детектора, фильтра и управляемого напряжением генератора. Аналого-цифровые и цифро-аналоговые преобразователи (АЦП и ЦАП): особенности реализаций, проектирование схем оцифровки сигнала и реализация топологии. Преобразователи частоты: варианты реализации схем и топологии, резонансные смесители, балансные смесители, смеситель по схеме Гильберта.

Лекции № 2.16-2.17. Проектирование и изготовление ИМС

Введение в технологию проектирования, основные определения, уровни проектирования и моделирования. Проектирование заказных ИМС на основе стандартных ячеек. Технологические библиотеки (Design Kts). Структура технологических библиотек. Изготовление микросхем. Изготовление малых серий микросхем через специальные программы (MOSIS, EUROPRACTICE, CMP и др.). Правила проектирования: проверка электрических и технологических норм. Корпусирование.

Лекция № 2.18. Маршрут проектирования заказных ИМС

Определения и особенности маршрута проектирования ИМС. Задание на проектирование и описание проекта. Поведенческое описание Синтез. Моделирование. Тестопригодное проектирование (DFT – Design for Testability). Маршрут тестопригодного проектирования. Тестовые наборы. Основные определения тестопригодного проектирования.

Лекции № 2.19-2.20. Моделирование неисправностей и дефектов ИМС

Классификация неисправностей. Отказы и сбои. Дефекты ИМС. Классификация дефектов. Методы моделирования неисправностей. Справочник или словарь неисправностей. Метод параллельного моделирования. Метод дедуктивного моделирования неисправностей. Конкурентный метод.

Лекция № 2.21. Построение тестов

Контролирующие и диагностирующие тесты. Тестовая последовательность. Метод активизации одномерного пути. D-алгоритм (алгоритм Рота). Покрываемость неисправностей.

Лекция № 2.22. Диагностика неисправностей

Основные определения. Комбинаторная диагностическая процедура. Последовательная диагностическая процедура. Тестирование последовательностных схем.

Лекция № 2.23. Тестопригодное проектирование ИМС

Тестирование во время проектирования. Тестирование на основе реконфигурации исследуемого устройства. Тестирование за счет кодирования внутренней информации. Внешнее тестирование. Доступ к внутренним элементам. Внутрисхемная генерация тестов и их оценка. Встроенное самотестирование (BIST - Built-In Self-Test). Внутрисхемное тестирование многомодульных систем.

Лекция № 2.24. Метод сканируемого пути

Тестирование схем с элементами памяти и обратными связями. Алгоритм метода. Процедуры контроля работоспособности. Стандарт цифрового граничного сканирования IEEE 1149.1.

Лекция № 2.25. Встроенное самотестирование

Базовая идея использования встроенного самотестирования (BIST). Сдвиговый регистр с линейными обратными связями (LFSR – Linear Feedback Shift Register). Сигнатурный анализатор. Динамика функционирования сигнатурного анализатора.

Лекция № 2.26. Особенности структур приемных устройств для систем беспроводной связи

Особенности входных устройств для систем беспроводной связи. Супергетеродинный приемник. Приемники с подавлением зеркального канала. Приемник с однократным преобразованием на низкую промежуточную частоту. Приемник широкой полосой промежуточной полосы и двойным преобразованием частоты. Приемник прямого преобразования. Программно управляемые приемные устройства.

Лекции № 2.27-2.28. Методы проектирования и виды анализа

Базовые виды анализа: анализ по постоянному току, малосигнальный анализ, анализ S-параметров. Анализ по методу гармонического баланса. Анализ S-параметров в режиме большого сигнала. Анализ методом огибающей. Анализ во временной области. Методы анализа параметрических устройств. Моделирование автогенераторов.

Лекция № 2.29. Средства САПР для проектирования входных устройств

Общие характеристики и особенности. Состав современных САПР. Характеристики и состав САПР ADS (Advanced Design System). Интеграция с другими САПР. Методология проектирования входных устройств средствами САПР.

Лекция № 2.30. Примеры проектирования входных устройств

Выбор типов транзисторов. Моделирование статических характеристик МШУ (мало шумящих усилителей). Малосигнальный анализ двухкаскадного усилителя. Спектральный анализ в нелинейном режиме МШУ. Топологическое проектирование.

 

Приложение 2.

Лабораторные работы

САПР ПЛИС начальный уровень (предполагается знакомство с маршрутом проектирования ПЛИС с использованием Xilinx ISE, Mentor Graphics ModelSim)
1. Знакомство с маршрутом проектирования в среде Xilinx ISE.
Цель работы – ознакомление со средой Xilinx ISE, вводом описаний устройств на языке VHDL, создаем файлов ограничений для синтеза и размещения, выполнением синтеза проекта, ознакомление с отчетами и выходными файлами.
2. Описание конечных автоматов на VHDL, функциональное моделирование.
Цель работы – описать один из вариантов задания на VHDL; провести моделирование в ModelSim, для этого: составить необходимый набор тестовых векторов, определится с набором контролируемых сигналов, определить критерии правильности работы, создать скрипт для моделирования, определить ограничения функционирования устройства.
3. Подключение компонент в среде Xilinx ISE.
Цель работы – реализовать проект с использованием интегрированных в ПЛИС блоков (памяти, умножители и др.), научится работать с компонентами и интерфейсами, реализованными сторонними производителями, оформить свой проект как компонент с необходимым описанием.
4. Исследование CORE Generator САПР Xilinx ISE.
Цель работы – изучение библиотеки компонент, генерация по заданию преподавателя компонент, особенности подключения в проект, знакомство с документацией, необходимой для сложных устройств CORE Generator.

VHDL средний уровень (предполагается работа с платами ЦОС ML403, либо ML506)
5. Знакомство с архитектурой модуля цифровой обработки сигналов.
Цель работы – знакомство с архитектурой платы, реализация несложных устройств, обеспечивающих вывод на LCD тестовой информации и управление функционированием с управляющих кнопок устройства.
6. Параллельные структуры цифровых КИХ-фильтров.
Цель работы – исследование вопросов реализации фильтров в ПЛИС, тестирование на реальном сигнале, изучение различных структур фильтров.
7. Последовательные структуры цифровых КИХ фильтров.
Цель работы – исследование вопросов реализации фильтров в ПЛИС, тестирование на реальном сигнале изучение различных структур фильтров.
8. Исследование разуплотнителя сигналов (обработка непрерывного потока данных, выделение синхрокапсул и идентификаторов каналов для распознавания каналов).
Цель работы – знакомство принципами построения потоковых многоканальных обработчиков в каналах связи.

ЦОС  для старших курсов (на плате  ML506)
9. Исследование сложных устройств, работающих на нескольких тактовых сигналах.
Цель работы – ознакомить с проблемой синхронизации устройств (компонент), работающих с разными тактовыми сигналами, изучение возможностей встроенного в ПЛИС менеджеров тактовых сигналов, включение их в проект.
10. Исследование буферных схем.
Цель работы – изучение типовых буферных схем, их роли и значения; архитектуры «пинг-понг» и «кольцевого» буфера.
11. Исследование цифрового синтезатора частоты.
Цель работы – реализация на VHDL более сложных компонент для получения навыка проектирования, включая стадию тестирования и документирования интерфейсов.
12. Исследование интерфейсов ввода/вывода.
Цель работы – изучение и реализация интерфейсов связи с ПК для дуплексного общения с устройствами реализованными в ПЛИС.

Проектирование входных устройств
13. Исследование малошумящих усилителей (МШУ).
Цель работы – определение основных линейных характеристик МШУ (коэффициенты передачи, отражения, шума). Оценка точки компрессии и коэффициента интермодуляции методом гармонического баланса.
14. Исследование смесительных каскадов.
Цель работы – определение коэффициента преобразования и коэффициента шума в линейном и нелинейном режимах при различной мощности гетеродина. Определение амплитудно-частотных характеристик. Оценка коэффициентов подавления интермодуляционных продуктов и точки компрессии.
15. Исследование локальных генераторов опорных сигналов.
Цель работы – обучение принципам построения модели схемы генератора для проведения спектрального анализа методом гармонического баланса. Освоение методики определения амплитудного и фазового спектра генератора в установившемся режиме. Определение фазовых шумов.
16. Исследование радиоприемного устройства стандарта DECT.
Цель работы – обучение принципам построения модели супергетеродинного приемника  GFSK-сигналов на функциональном уровне. Определение чувствительности приемника на основании оценки вероятности битовой ошибки информационного сигнала на выходе детектора методом огибающей.

Проектирование топологии заказных ИМС (на базе САПР Microwind, Mentor Graphics или CADENCE)
17. Исследование маршрута проектирования для заданной схемы.
Цель работы – изучение маршрута проектирования по заранее подготовленной схеме. Получение топологии и моделирование динамических характеристик.
18. Проектирование топологии цифровых устройств.
Цель работы – изучение методов проектирования топологии сложных цифровых узлов.
19. Проектирование топологии аналоговых устройств.
Цель работы – изучение методов проектирования топологии сложных аналоговых узлов.
20. Исследование правил проектирования и библиотек стандартных ячеек.
Цель работы – изучение методов проектирования топологии в соответствии с заданными правилами проектирования. Формирование топологии на основе библиотек стандартных ячеек.

 

Приложение 3.

Разработка методологии и библиотек проектирования чипсетов на основе VHDL-AMS

      На высоких частотах проектирование даже цифровых устройств требует применения аналоговых подходов, особую значимость приобретают средства моделирования и верификации проекта. Создание моделей аналоговых и смешанных аналого-цифровых устройств решается с помощью подсистемы автоматизированного синтеза моделей (поведенческих) функциональных блоков на основе некоторого входного описания.
      Проблема создания моделей в процессе проектирования является одной из важнейших, поскольку от качества модели будет зависеть качество конечного результата. При создании модели требуется учесть много факторов, наиболее значимыми среди которых являются точность модели и её быстродействие. Кроме того, очень важным фактором является время разработки модели. В качестве входных данных выступают зависимости вход-выход, представленные в определенном формате. Параметром синтеза является точность получаемой модели функционального блока. Результатом синтеза является модель функционального блока на языке VHDL-AMS, созданная на основе входных данных и заданных параметров. Кроме того, полученная модель оценивается по быстродействию.
      Разработанная в ВлГУ подсистема поддерживает четыре типа входных данных, описывающих функциональный блок на поведенческом уровне:
1) табличные зависимости вход-выход, полученные экспериментально;
2) зависимости, заданные аналитически;
3) зависимости, описанные с использованием алгоритмического языка;
4) обученная нейронная сеть, аппроксимирующая поведение функционального блока с заданной точностью.
      На основе этих данных можно сразу сгенерировать код на языке VHDL-AMS, однако такая модель может оказаться не оптимальной по быстродействию, что в конечном итоге окажет влияние на суммарное время проектирования.
      Для оптимизации модели по быстродействию исходное описание подвергается преобразованию в другое описание, что оказывает влияние на точность и быстродействие получаемой модели.
Результатом работы системы автоматизированного синтеза модели является код на языке VHDL-AMS, реализующий заданные функциональные зависимости вход-выход с некоторой заданной точностью, а также тестовая обвязка для созданного описания функционального блока.
      После синтеза модели функционального уровня возможен переход к модели, описывающей электрические процессы. Для этого перехода необходимо знать внутреннее сопротивление компонента, для которого создаётся модель.
      В качестве основной области применения функциональной модели является функциональное моделирование системы на этапе архитектурного синтеза, когда определяется количество компонентов, из которых будет состоять конечное устройство, и назначение каждого из этих компонентов, а также при верификации проекта с учетом паразитных элементов. Как уже указывалось, компоненты могут быть аналоговыми и смешанными аналого-цифровыми.
      В качестве одной из областей применения электрических моделей можно указать тестирование конечного устройства, состоящего из цифровых, аналоговых и аналого-цифровых модулей.
Направлениями дальнейших работ являются следующие:
1) разработка подходов к автоматизации процесса синтеза электрических моделей на основе функциональных моделей в заданном базисе элементов;
2) разработка подходов к автоматизации процесса тестирования устройств, построенных с помощью указанной подсистемы.
      Материалы по подсистеме автоматизированного синтеза моделей функциональных блоков на основе описаний «вход-выход» представлялись на российских и международных конференциях: международная научно-техническая конференция «Актуальные проблемы электронного приборостроения», Россия, Саратов, 2002 г.; MIXDES, Польша, 2002 г.; BEC, Эстония, 2002 г.; CADSM, Украина, 2003 г. и др.

 

Документ подготовил руководитель Центра компетенции (Лаборатории),
Профессор, д.т.н.                                                                                                     В.Н. Ланцов

 


 
Новости | О нас | История | Задачи | САПР | Сотрудничество | Проекты | Обучение | Контакты | Архив | English